Die Audioverzögerung kann für Live-Übertragungen von Radiosendern verwendet werden. Das Audiosignal wird vor der Ausstrahlung um einen bestimmten Zeitraum verzögert, um zu verhindern, dass sich der Moderator oder einige ungesunde Kommentare des Publikums in der Publikums-Hotline über die Rundfunkmedien ausbreiten, wodurch eine sichere Ausstrahlung von Live-Programmen erreicht wird. Als Geräte auf Broadcast-Ebene stellen Audioverzögerer hohe Anforderungen an Leistungsindikatoren wie Dynamikbereich, Verzerrung, Signal-Rausch-Verhältnis und Frequenzgang. Daher wird im Allgemeinen die digitale Technologie verwendet. Bei Verwendung der im Computer integrierten Vollduplex-Soundkartenfestplatte kann das Blinken des Audiosignals per Software realisiert werden. Die Verwendung und der Betrieb sind jedoch unpraktisch, die Zuverlässigkeit ist schlecht und die Leistung und der Preis sind relativ niedrig. Der in diesem Artikel vorgeschlagene digitale Audioverzögerer in Broadcast-Qualität, der auf einem hochpräzisen Σ-ΔADC- und DSP-Chip basiert, weist die Eigenschaften eines hohen Leistungsindex, einer einfachen Bedienung und vollständiger Funktionen auf. Das Designschema wurde kommerzialisiert.
1 Systemstruktur
1.1 Systemkonfiguration
Die Verzögerungshardware ist eine Master-Slave-Struktur, wie in 1 gezeigt, die hauptsächlich aus einem Single-Sleeper-M-Sender 8HC05C8, einem DSP-Chip MTS320C32 und einem Audio-Codec CS4224 besteht. M68HC05C8 wird als Host des gesamten Systems verwendet, um die Steuerfunktion des Systems zu vervollständigen. Als Kern des Systems vervollständigt TMS320C32 die Funktion zur Verzögerung des Audiosignals. CS4224 und Audioeingangs- und -ausgangskonditionierungsschaltung arbeiten zusammen, um die A / D- und D / A-Umwandlung von Audiosignalen abzuschließen.
Die Audioverzögerung kann für Live-Übertragungen von Radiosendern verwendet werden. Das Audiosignal wird vor der Ausstrahlung um einen bestimmten Zeitraum verzögert, um zu verhindern, dass sich der Moderator oder einige ungesunde Kommentare des Publikums in der Publikums-Hotline über die Rundfunkmedien ausbreiten, wodurch eine sichere Ausstrahlung von Live-Programmen erreicht wird. Als Geräte auf Broadcast-Ebene stellen Audioverzögerer hohe Anforderungen an Leistungsindikatoren wie Dynamikbereich, Verzerrung, Signal-Rausch-Verhältnis und Frequenzgang. Daher wird im Allgemeinen die digitale Technologie verwendet. Bei Verwendung der im Computer integrierten Vollduplex-Soundkartenfestplatte kann das Blinken des Audiosignals per Software realisiert werden. Die Verwendung und der Betrieb sind jedoch unpraktisch, die Zuverlässigkeit ist schlecht und die Leistung und der Preis sind relativ niedrig. Der in diesem Artikel vorgeschlagene digitale Audioverzögerer in Broadcast-Qualität, der auf einem hochpräzisen Σ-ΔADC- und DSP-Chip basiert, weist die Eigenschaften eines hohen Leistungsindex, einer einfachen Bedienung und vollständiger Funktionen auf. Das Designschema wurde kommerzialisiert.
1 Systemstruktur
1.1 Systemkonfiguration
Die Verzögerungshardware ist eine Master-Slave-Struktur, wie in 1 gezeigt, die hauptsächlich aus einem Single-Sleeper-M-Sender 8HC05C8, einem DSP-Chip MTS320C32 und einem Audio-Codec CS4224 besteht. M68HC05C8 wird als Host des gesamten Systems verwendet, um die Steuerfunktion des Systems zu vervollständigen. Als Kern des Systems vervollständigt TMS320C32 die Funktion zur Verzögerung des Audiosignals. CS4224 und Audioeingangs- und -ausgangskonditionierungsschaltung arbeiten zusammen, um die A / D- und D / A-Umwandlung von Audiosignalen abzuschließen.
CS4224 ist ein leistungsstarker 24-Bit-Audio-Codec. Es verwendet die Σ-Δ-Technologie, um eine Vollduplex-Stereo-Digital / Analog- und Analog / Digital-Wandlung mit einem Dynamikbereich von 105 dB, einer harmonischen Verzerrung und einem Betrieb von -97 dB sowie einer Abtastfrequenz von 32 kHz, 44.1 kHz und 48 kHz bereitzustellen. Der Chip verwendet einen differentiellen Ein- und Ausgang mit einem On-Chip-Anti-Aliasing-Filter, einem Ausgangsglättungsfilter und einer digitalen Deemphasis-Filterschaltung mit analoger Lautstärkeregelung, die den Master- oder Slave-Arbeitsmodus unterstützt.
TMS320C32 ist ein kostengünstiger, leistungsstarker Gleitkomma-DSP-Chip, der sich sehr gut für die digitale Sprachsignalverarbeitung eignet. Es unterstützt den 24-Bit-Adressbus und den 32-Bit-Datenbus und kann den vom Verzögerer benötigten Speicher mit großer Kapazität adressieren. Es hat auch eine serielle Schnittstelle, um die CS4224-Schnittstelle mit serieller Audio-Dateneingabe und -ausgabe zu vereinfachen.
M68HC05C8 realisiert die Mensch-Maschine-Schnittstelle, verwaltet die Tastaturanzeige und die Verzögerungsfernbedienungsschnittstelle und steuert den Betrieb von CS4224 und TMS320C32.
1.2 Speicherschnittstelle
Der TMS320C32 verfügt über eine erweiterte externe Speicherschnittstelle, der Programmspeicher kann 16 Bit und 32 Bit breit sein und der Datenspeicher kann 8/16 / 32 Bit breit sein. TMS320C32 verwendet zwei Sätze von Strobe-Signalen STRB1 und STRB0, die unterschiedliche Adressierungsbereiche haben. Jede Gruppe von Strobe-Signalen besteht aus vier Pins, die als Chipauswahl und zusätzliche Adressleitungen verwendet werden. Die Eigenschaften der Pins werden durch das Bussteuerregister bestimmt, das jeder Gruppe von Strobe-Signalen entspricht. Durch Einstellen bestimmter Felder des Bussteuerregisters können Sie den Datentyp und die Breite des externen Speichers angeben.
Die Verzögerung verwendet zwei Sätze von Speichern mit unterschiedlichen Breiten. SRAM speichert Audiodaten. Stellen Sie die Speicherbreite auf 32 Bit und den Datentyp auf 32 Bit ein. Da der Audio-Codec CS4224 24 Bit umfasst, verwendet er tatsächlich 24 Bit und besteht aus drei 8-Bit-SRAMs mit jeweils einer Chipauswahl von STRB0_B0 ~ 2. Der FLASH-Chip 28F512 speichert ein Benutzer-Audiosignal-Verarbeitungsprogramm, die Speicherbreite beträgt 8 Bit und die ATRB1_B0-Chipauswahl wird verwendet.
Die Speicherschnittstelle berücksichtigt hauptsächlich die Speichergeschwindigkeit, um zu bestimmen, wie viele Wartezustände eingefügt werden müssen. Da die Taktfrequenz des TMS320C32 40 MHz beträgt und die Zugriffsgeschwindigkeit des FLASH-Speichers 150 ns und die Zugriffsgeschwindigkeit des SRAM 70 ns beträgt, muss ein Wartezustand eingefügt werden. Der TMS320C32 verfügt über einen internen programmierbaren Software-Wartezustandsgenerator. Wählen Sie den Arbeitsmodus des Wartezustandsgenerators über die SWW-Domäne des STRBx-Steuerregisters aus und schreiben Sie die Anzahl der zu wartenden Maschinenzyklen in die WTCNT-Domäne. Da der Programmspeicher und der Datenspeicher jeweils von STRB1 und STRB0 getaktet werden, kann die erforderliche Anzahl von Maschinenzyklen entsprechend ihrer jeweiligen Zugriffsgeschwindigkeit eingestellt werden.
Der TMS320C32 verfügt über eine Programmführungsfunktion. Wenn die Hardware zurückgesetzt wird, ist der MCBL / MP-Pin hoch, arbeitet dann im Mikrocomputermodus, führt das On-Chip-Startprogramm aus und lädt das Benutzerprogramm im FLASH-Speicher in den internen Hochgeschwindigkeits-RAM, um ausgeführt zu werden. Der Startmodus kann über Pin INT0 ～ 3 bestimmt werden, die externe Speicherladeadresse wird entsprechend dem Verbindungsmodus des Speichers als Boot3-Bereich ausgewählt und das Handshake-Signal wird nicht verwendet. Das vordere Ende des FLASH-Speichers ist der Programm-Header, einschließlich der erforderlichen Informationen für TMS320C32 beim Booten, wie z. B. die Breite des externen Speichers, der Inhalt des Bussteuerregisters nach dem Start, die Länge jedes Datenblocks, die Breite des Zielspeichers und des Datentyps.
Unsere anderen Produkt:
