Realisierung eines drahtlosen Systems unter Verwendung eines HF-Leistungsverstärkertreibers
Gegenwärtig können HF-Hochspannungs- / Hochleistungstreiber mit 8 Vpp und Pulsweitenmodulation auf der Basis der 1.2 V 65 nm CMOS-Technologie realisiert werden. Innerhalb des Betriebsfrequenzbereichs von 0.9 bis 3.6 GHz kann der Chip einen maximalen Ausgangshub von 8.04 Vss pro 50 Ω Last bei einer Betriebsspannung von 9 V liefern. Dadurch können CMOS-Treiber Leistungstransistoren wie LDMOS und GaN direkt anschließen und ansteuern. Der maximale Einschaltwiderstand dieses Treibers beträgt 4.6 Ω. Der bei 2.4 GHz gemessene Arbeitszyklusregelbereich beträgt 30.7% bis 71.5%. Durch die Verwendung eines neuen MOS-Geräts mit dünner Oxidschicht-Drain-Erweiterung kann der Treiber einen zuverlässigen Hochspannungsbetrieb erzielen, und dieses neue Gerät erfordert keine zusätzlichen Kosten, wenn es durch CMOS-Technologie implementiert wird.
Moderne drahtlose Handfunkgeräte (einschließlich Hochfrequenz-Leistungsverstärker (PA)) sind alle in CMOS mit tiefen Submikronwerten implementiert. In drahtlosen Infrastruktursystemen ist es jedoch aufgrund der Notwendigkeit größerer Ausgangsleistungspegel erforderlich, HF-PA durch Silizium-LDMOS oder Hybridtechnologien (wie GaA und fortgeschritteneres GaN) zu erreichen. Für die nächste Generation rekonfigurierbarer Infrastruktursysteme Mit anderen Worten, der Switch Mode PA (SMPA) scheint die erforderliche Flexibilität und hohe Leistung für Multiband-Multimode-Sender zu bieten. Um jedoch die im SMPA der Basisstation verwendeten Hochleistungstransistoren mit allen digitalen CMOS-Modulen des Senders zu verbinden, ist ein Breitband-HF-CMOS-Treiber erforderlich, der einen Hochspannungshub (HV) erzeugen kann. Dies kann nicht nur eine bessere Leistung des Hochleistungstransistors erzielen, sondern kann auch direkt die digitale Signalverarbeitung verwenden, um die erforderliche SMPA-Eingangsimpulswellenform zu steuern, wodurch die Gesamtleistung des Systems verbessert wird.
Design Herausforderung
Die Eingangskapazität von LDMOS oder GaN SMPA beträgt normalerweise mehrere Picofarad und muss von einem Impulssignal mit einer Amplitude von mehr als 5 Vpp angesteuert werden. Daher muss der SMPA-CMOS-Treiber sowohl Hochspannungs- als auch Watt-HF-Leistung bereitstellen. Leider stellt ein tiefes Submikron-CMOS viele Herausforderungen an die Realisierung von Hochspannungs- und Hochleistungsverstärkern und -treibern, insbesondere die extrem niedrige maximale Betriebsspannung (dh die durch Zuverlässigkeitsprobleme verursachte niedrige Durchbruchspannung) und passive Passive mit großen Verlusten. Geräte (zum Beispiel zur Impedanztransformation).
Bestehende Lösungen
Es gibt nicht viele Methoden zum Implementieren von Hochspannungsschaltungen. Es können technische Lösungen (wie Multi-Gate-Oxid) verwendet werden, mit denen Hochspannungstoleranztransistoren realisiert werden können. Die Kosten sind jedoch, dass der Produktionsprozess teuer ist und zusätzliche Masken und Verarbeitungsschritte zum CMOS-Basisprozess hinzugefügt werden müssen Lösung ist nicht ideal. Um die Hochspannungstoleranz zuverlässig zu erhöhen, kann außerdem ein Schaltungsschema verwendet werden, das nur Standard-Basisleitungstransistoren (unter Verwendung von Dünn- / Dickoxidvorrichtungen) verwendet. Bei der zweiten Methode sind Vorrichtungsstapel oder Serienkathoden die häufigsten Beispiele. Die Komplexität und Leistung von HF weisen jedoch große Einschränkungen auf, insbesondere wenn die Anzahl der in Reihe geschalteten Kathodenvorrichtungen (oder gestapelten Vorrichtungen) auf 2 oder mehr ansteigt. Eine andere Möglichkeit zur Implementierung von Hochspannungsschaltungen besteht in der Verwendung von Drain-Extended-Field-Effect-Transistoren (EDMOS) in der CMOS-Basistechnologie, wie in diesem Artikel beschrieben.
Neue Lösung
Die Drain-Erweiterungsvorrichtung basiert auf einer intelligenten Verkabelungstechnologie, die von der Realisierung sehr feiner Abmessungen in den Regionen ACTIVE (Silizium), STI (Oxid) und GATE (Polysilizium) und der Verwendung von Basislinien ohne zusätzliche Kosten im tiefen Submikronbereich profitiert Die CMOS-Technologie realisiert zwei Hochspannungstoleranztransistoren, PMOS und NMOS. Obwohl die HF-Leistung dieser EDMOS-Bauelemente im Vergleich zu Standardtransistoren, die dieses Verfahren verwenden, tatsächlich geringer ist, können sie aufgrund des Wegfalls wichtiger Verlustmechanismen, die mit anderen HV-Ersatzschaltbildern (wie Serienkathoden) verbunden sind, im gesamten Hochspannungskreis verwendet werden ) Um eine höhere Gesamtleistung zu erzielen.
Daher verwendet die in diesem Artikel beschriebene Hochspannungs-CMOS-Treiber-Topologie EDMOS-Geräte, um ein Stapeln von Geräten zu vermeiden. Der RF-CMOS-Treiber verwendet Dünnoxidschicht-EDMOS-Bauelemente und wird durch einen 65-nm-CMOS-Prozess mit niedriger Standby-Leistung hergestellt, und es sind keine zusätzlichen Maskenschritte oder -prozesse erforderlich. Für PMOS und NMOS überschreitet der an diesen Geräten gemessene fT 30 GHz bzw. 50 GHz, und ihre Durchbruchspannung ist auf 12 V begrenzt. Hochgeschwindigkeits-CMOS-Treiber haben einen beispiellosen Ausgangshub von 8 Vss bis 3.6 GHz erreicht. Solch ein auf Breitbandlücken basierendes SMPA bietet Fahren.
1 ist ein schematisches Diagramm der Struktur des hier beschriebenen Treibers. Die Ausgangsstufe enthält einen EDMOS-basierten Wechselrichter. EDMOS-Bauelemente können direkt von Niederspannungs-Hochgeschwindigkeits-Standardtransistoren angesteuert werden, was die Integration der Ausgangsstufe und anderer digitaler und analoger CMOS-Schaltungen auf einem einzigen Chip vereinfacht. Jeder EDMOS-Transistor wird von einem sich verjüngenden Puffer (Puffer A und B in Fig. 1) angesteuert, der durch 3 CMOS-Inverterstufen implementiert ist. Die beiden Puffer haben unterschiedliche Gleichstrompegel, um sicherzustellen, dass jeder CMOS-Wechselrichter bei einer Spannung von 1.2 V stabil arbeiten kann (technisch begrenzt, dh VDD1-VSS1 = VDD0-VSS0 = 1.2 V). Um unterschiedliche Versorgungsspannungen zu verwenden und den gleichen Wechselstrombetrieb zu ermöglichen, haben die beiden Puffer genau die gleiche Struktur und sind in eine separate DNW-Schicht (Deep N-Well) eingebaut. Der Ausgangshub des Treibers wird von VDD1-VSS0 bestimmt, und jeder Wert, der die maximale Durchbruchspannung des EDMOS-Geräts nicht überschreitet, kann nach Belieben ausgewählt werden, während der Betrieb des internen Treibers unverändert bleibt. Die DC-Pegelverschiebungsschaltung kann das Eingangssignal jedes Puffers trennen.
Abbildung 1. Schematische Darstellung der HF-CMOS-Ansteuerschaltung und der entsprechenden Spannungsverläufe.
Eine weitere Funktion des CMOS-Treibers besteht darin, die Impulsbreite der Ausgangsrechteckwelle zu steuern, die durch Impulsbreitenmodulation (PWM) durch eine variable Gate-Vorspannungstechnologie realisiert wird. Die PWM-Steuerung hilft bei der Erzielung von Feinabstimmungs- und Abstimmungsfunktionen, wodurch die Leistung fortschrittlicher SMPA-Geräte verbessert wird. Der Vorspannungspegel des ersten Wechselrichters (M3) der Puffer A und B kann das sinusförmige HF-Eingangssignal in Bezug auf die Schaltschwelle des Wechselrichters selbst auf / ab bewegen. Die Änderung der Vorspannung ändert die Ausgangsimpulsbreite des Wechselrichters M3. Dann wird das PWM-Signal über die beiden anderen Wechselrichter M2 und M1 übertragen und in der Ausgangsstufe (EDMOS) des HF-Treibers kombiniert.
Unsere anderen Produkt:
