In der gegenwärtigen Übertragungsschnittstelle des DVB-C-Rundfunkfernsehsystems gibt es zwei MPEG-2-Videoübertragungsschnittstellenstandards: den asynchronen seriellen Schnittstellenstandard ASI und den synchronen parallelen Schnittstellenstandard SPI. SPI hat insgesamt 11 Nutzsignale, und jedes Signal wird in zwei Signale unterteilt, um die Übertragungsentstörung zu verbessern. Es wird von DB25 auf der physischen Verbindung übertragen, daher ist die Verbindung zahlreich und kompliziert, die Übertragungsentfernung ist kurz und sie ist fehleranfällig. SPI ist jedoch ein paralleles 11-Bit-Signal mit einfacher Verarbeitung und starker Skalierbarkeit. Daher sind die Ausgabe des allgemeinen MPEG-2-Videocodierers und die Eingabe des Videodecoders alle standardmäßige parallele 11-Bit-Signale. ASI verwendet eine serielle Übertragung, die nur ein Koaxialkabel zur Übertragung benötigt, das einfach anzuschließen ist und eine lange Übertragungsstrecke hat. Entsprechend den Vor- und Nachteilen von SPI und ASI ist es notwendig, zwischen SPI und ASI des Sendesignals umzuwandeln.
1 SPI-Signalstruktur
Das parallele Übertragungssystem SPI enthält ein Taktsignal, ein 8-Bit-Datensignal, ein Rahmensynchronisationssignal PSYNC und ein Datengültigkeitssignal DVALID. Das Rahmensynchronisationssignal entspricht dem Synchronisationsbyte 047H des TS-Pakets. Das DVALID-Signal wird verwendet, um die Länge des TS-Pakets als 188 Byte oder 204 Byte zu unterscheiden. Wenn die TS-Paketlänge 188 Byte beträgt, ist das DVALID-Signal immer hoch und alle Signale sind mit dem Taktsignal synchronisiert. Das SPI-Datenformat ist in der Abbildung dargestellt.
2 ASI-Schnittstelle
Der ASI-Transportstrom kann unterschiedliche Datenraten haben, aber die Übertragungsrate ist konstant, 270 Mbit/s, sodass ASI MPEG-2-Daten mit unterschiedlichen Raten senden und empfangen kann. Das ASI-Übertragungssystem ist eine geschichtete Struktur. Die höchste Schicht und die zweite Schicht verwenden den MPEG-2-Standard ISO/IEC 13818-(Systems), und die 0. und 1. Schicht sind FC Fibre Channels basierend auf ISO/IEO CD 14165-1. FC unterstützt eine Vielzahl von physikalischen Übertragungsmedien, diese Lösung verwendet Koaxialkabelübertragung.
Konvertieren Sie zuerst das 8-Bit-Codewort des MPEG-2-Transportpakets, das mit dem Paket synchronisiert ist, in ein 10-Bit-Codewort; Wenn dann bei der Parallel/Seriell-Umwandlung ein neues Wort eingegeben werden muss und die Datenquelle noch nicht bereit ist, sollte es ein K28.5-Synchronisationswort eingefügt werden, um die feste Übertragungsrate von ASI von 270 Mbit/s zu erreichen. Der resultierende serielle Bitstrom wird über die Puffer-/Treiberschaltung und das Kopplungsnetzwerk an den Koaxialkabelstecker gesendet. Es gibt drei Möglichkeiten, ein Synchronisationscodewort einzufügen: Ein einzelnes Byte des Übertragungscodestroms kann kein Synchronisationswort davor und danach sein; ein einzelnes Byte eines Übertragungscodestroms muss davor und danach ein Synchronisationswort sein; oder eine Kombination aus beidem.
Die am Koaxialkabel ankommenden empfangenen Daten müssen zuerst über den Verbinder und das Kopplungsnetzwerk an die Schaltung zum Wiedergewinnen von Takt und Daten gekoppelt werden und dann eine Seriell/Parallel-Umwandlung durchführen; um die Byte-Synchronisation wiederherzustellen, muss der ASI-Decoder zuerst nach dem K28.5-Synchronisationswort suchen, sobald das Synchronisationswort durchsucht ist, wird die Grenze für die nachfolgend empfangenen Daten abgegrenzt, wodurch die korrekte Byte-Anordnung der Dekodierer-Ausgangsbytes hergestellt wird; schließlich wird die 10/8-Bit-Umwandlung durchgeführt, um die paketsynchronisierten MPEG-2 TS-Codestromdaten wiederherzustellen. Das Sync-Wort K28.5 ist jedoch kein gültiges Datum, daher muss es während der Dekodierung gelöscht werden.
3 Implementierungsschema der ASI-Schnittstelle
In diesem Schema wird der MPEG-2-TS-Codestrom durch den Einchip-MPEG-2-Codierer MB86390 bereitgestellt, der ein paralleles 11-Bit-Signal ausgibt, das dem SPI-Standard entspricht, und die TS-Paketlänge beträgt 188 Bytes. Im SPI/ASI-Umwandlungsschema werden hauptsächlich der Cypress-Firma cyb923/cyb933 Chip, asynchroner FIFO und Logikprogrammierer CPLD verwendet.
cyb923 realisiert hauptsächlich die 8/10bit-Wandlung des Codewortes, fügt das Synchronisationswort K28.5 und die Parallel/Seriell-Wandlung ein. Die Übertragungsrate von ASI ist konstant bei 270 MHz und die Eingangs-MPEG-2 TS-Coderate ist unterschiedlich. Um also FIFO zu verwenden, um eine Ratenanpassung zu erreichen, ist es notwendig, die Kommunikation zwischen den Eingangs-SPI-Daten, FIFO und cyb923 logisch zu steuern. Angesichts der umfassenden Leistung, des Preises und der Programmkomplexität verwendet diese Lösung den CPLD-Logikprogrammierer XC95108 von xilinx; Die VHDL-Programmierung wird verwendet, um ihre logische Steuerung zu realisieren. Die Dekodierung von ASI ist ebenfalls ein ähnlicher Prozess, cyb933 realisiert hauptsächlich die 10/8Bit-Wandlung, das Entfernen des Synchronisationswortes K28.5 und die Seriell-Parallel-Wandlung.
3.1 ASI-Kodierung
Beim ASI-Codierprozess werden nur die 2-Bit-Daten von MPEG-188 TS und der 923-Bit-TS-Übertragungstakt in das CPLD eingegeben. Da in diesem Schema das TS-Format 923 Byte beträgt, ist das Datengültigkeitssignal DVALID immer hoch, und CPLD ignoriert dieses Signal und empfängt nur TS-Codestromdaten, ohne sich um den Synchronisationsheader des TS-Codestroms zu kümmern. Das PSYNC-Rahmensynchronisationssignal wird ebenfalls ignoriert. CPLD schreibt die empfangenen Daten mit TS-Coderatentakt in das FIFO. Wenn das FIFO halb voll ist, empfängt das CPLD das Halbvoll-Signal des FIFO, und dann sendet das CPLD das FIFO-Lesesignal an den cyb27. Der cyb923 liest die Daten im FIFO mit 923Mbps; wenn das CPLD zählt, bis der cyb2 eine bestimmte Menge an FIFO-Daten liest, sendet das CPLD ein FIFO-unlesbares Signal an den cyb27, um zu verhindern, dass der FIFO leer ist. Die maximale parallele Geschwindigkeit der MPEG-8-Übertragungscoderate beträgt 3.375/27 = 7202 Mbit/s und die Lese-FIFO-Rate beträgt 923 Mbit/s, so dass der FIFO nicht überläuft. Unter Berücksichtigung der Verzögerung verwendet dieses Programm einen FIFO28.5 mit geringerer Kapazität. cyb270 füllt den ASI-Codestrom mit K28.5, wenn das FIFO nicht lesbar ist, um eine feste Übertragungsrate von 28.5 Mbit/s aufrechtzuerhalten. Schließlich können die seriellen Daten nach der Ansteuerung per Koaxialkabel übertragen werden. Bei dieser Lösung übernimmt das Einfügen des Synchronisationswortes KXNUMX das Verfahren der KXNUMX Synchronisationsworte vor und nach einem einzelnen Byte des Übertragungscodestroms. Im Vergleich zu den anderen beiden Schemata ist dieses Schema relativ einfach zu beurteilen und zu handhaben.
3.2 ASI-Dekodierung
Am Empfangsende der ASI wird der eingegebene ASI-Codestrom entzerrt und dann in den cyb933-Chip eingegeben. Es verriegelt zuerst den Takt des ASI-Codestroms durch die interne Takt-Phasenregelschleife und erkennt das Synchronisationswort K28.5; nachdem sie gefunden wurde, wird die ASI-Bitstromsequenz bestimmt, und dann wird eine Seriell/Parallel-Umwandlung durchgeführt.
Es ist ersichtlich, dass K28.5 erkannt wird, dh Byte-Alignment ist eine wichtige Voraussetzung für die ASI-Decodierung, daher definiert cyb933 eine Reihe von Methoden zum Erkennen von Byte-Synchronisation. Da Übertragungsfehler und andere Gründe zu falschen K28.5 führen können, verwendet cyb933 die Doppelbyte-Bestätigungsmethode. Das heißt, die beiden aufeinanderfolgenden Bytes sind beide K28.5, und die Bytesynchronisation wird bestätigt, und dann wird in den normalen Einzelbyte-Decodierungszustand eingetreten. Wenn das CPLD im Decodierungszustand 16 Bytes von den 64 decodierten Bytes als falsch zählt, muss das CPLD Informationen an cyb933 senden, wodurch cyb933 die Bytes neu synchronisieren muss.
Da K28.5 das von cyb923 eingefügte Sync-Byte ist und nicht als gültige Daten ausgegeben werden kann, ignoriert cyb933 nach der Byte-Synchronisation diese Sync-Bytes automatisch. Wenn cyb933 gültige Daten erkennt, gibt cyb933 einen Hinweis aus, dass die aktuellen Daten gültig sind. Wenn dieses Signal zum Schreiben in den FIFO als gültig angesehen wird, müssen die Daten im FIFO gültige Daten sein. Wenn das FIFO halb voll ist, liest das CPLD, nachdem das CPLD das Halbvoll-Signal des FIFO empfangen hat, die Daten im FIFO und bestimmt das Synchronisationsbyte des TS-Pakets abhängig davon, ob das gelesene Byte 047H ist; wenn das Synchronisationswort des TS-Pakets gefunden wird, stellt es das entsprechende Rahmensynchronisationssignal wieder her. Zu diesem Zeitpunkt stellt der CPLD-Zählwert 188 das vollständige TS-Paket wieder her. Wenn das nächste Byte nicht 047H ist, bedeutet dies, dass die Eingangsdaten falsch sind. Das CPLD verwirft diese Daten, bis es das 047H-Synchronisationswort findet. Während dieser Zeit gibt das CPLD TS leeres Paket aus. Nach der Neupaketsynchronisation beginnt CPLD zu zählen und die richtigen 188-Byte-MPEG-2-TS-Pakete auszugeben, wodurch das richtige 11-Bit-Signal von SPI wiederhergestellt wird. Wenn FIFO-Daten unlesbar sind, gibt CPLD in ähnlicher Weise auch leere TS-Pakete aus, um eine konstante Ausgabe-MPEG-2-Coderate aufrechtzuerhalten.
Beim Entwurf der SPI-zu-ASI-Umwandlung wird die ASI-Codierung direkt an SPI-Daten durchgeführt, ohne das Problem von Bitfehlern zu berücksichtigen. Die Hauptüberlegung ist, dass SPI-Daten ohne Fernübertragung direkt vom MB390 ausgegeben werden, wodurch die Komplexität der ASI-Codierungslogiksteuerung reduziert wird. Beim ASI-Decodierungsprozess werden ASI-Daten über eine lange Distanz übertragen, und der Fehlerfaktor muss berücksichtigt werden. Daher wird das Resynchronisationsdesign von Bytes und Paketen hinzugefügt, um die Anti-Interferenz-Fähigkeit zu erhöhen. Dieses Schema hat die gegenseitige Umsetzung von SPI/ASI in der praktischen Anwendung sehr gut umgesetzt.
Unsere anderen Produkt:
